隨著 5G、人工智能、智慧交通等消費電子、汽車電子、計算機等應用領域先進技術的發展，下游應用場景對于芯片性能提出更高的要求，推動芯片制程升 級。國內外晶圓廠加緊對于半導體新制程的研發，全球晶圓制造龍頭企業臺積電、 三星等均已向 5nm 以下制程突破；大陸晶圓制造龍頭中芯國際也在加緊 12nm 以 下制程工藝的研發。

資料來源：IC Insights（Intel 指英特爾；Samsung 指三星；TSMC 指臺積電；Global Foundries 指格羅方德；SMIC 指中芯國際；UMC 指臺聯電）

而芯片制造技術升級需要半導體設備和材料作為支撐。常見晶圓制造工藝所 需半導體材料如下所示：

資料來源：ittbank

近年來集成電路制造技術快速發展，新制程帶來新的工藝與材料的變化。集 成電路制造進入 28nm/14nm/7nm 制程后，新的晶體管器件、新的工藝和材料不 斷引入，新的晶體管器件如高 K 金屬柵極（HKMG）晶體管、鰭式場效應晶體 管（FinFET），新的工藝如自對準多重成像工藝等，新的材料如鈷金屬導電層； 同時，先進半導體制程呈現向三維結構轉化的趨勢。以上集成電路領域的新變化 對晶圓制造主要工藝薄膜沉積工藝——特別是作為這一工藝核心的先進前驅體 材料——提出了更高的要求。

如上圖所示，高 K 金屬柵極（HKMG）晶體管是集成電路制程進入 28nm 的 新材料，由于傳統二氧化硅柵極晶體管在 28nm 制程后漏電情況大幅增加影響芯片性能，而高 K 金屬柵極（HKMG）晶體管則有效解決了這一問題。

雙重曝光光刻和鰭式場效應晶體管（FinFET）是集成電路制程進入 14nm 的 新工藝和新器件，其中在雙重曝光光刻工藝結合 ArF 浸沒式光刻膠可以達到 14nm 以下的集成電路制程；3D 結構的 FinFET 工藝相對于傳統的平面晶體管而言減小了晶體管的短溝道效應，同時能夠更好地對溝道進行靜電控制，FiFET 工 藝也需要薄膜沉積工藝及半導體前驅體材料能夠填充更小、更高縱深比的溝槽。 進入集成電路 7nm 后，自對準二重/四重曝光成像技術和鈷元素等新金屬材 料制成的薄膜得到應用。

自對準二重/四重曝光成像技術系通過多重曝光實現小 尺寸工藝，需要在低溫環境下活性好且鍍膜均勻的前驅體材料；鈷元素則是在新 的技術需求下替代鎢元素的新材料，具體表現在含鈷的金屬前驅體材料等。

此外，更高端的制程工藝需要更加先進薄膜沉積技術（如原子層薄膜沉積 ALD 技術），該技術的先進性以先進 ALD 前驅體材料作為核心支撐；7nm 以下 集成電路制程也需要 EUV 光刻膠作為必備的生產材料。

（來源：思瀚產業研究院 南大光電）