近日，第68屆IEEE國際電子器件年會(International Electron Devices Meeting，IEDM)在美國舊金山舉行。東南大學劉斯揚、孫偉鋒教授課題組的兩項研究成果在此次會議上發表，是東南大學作為第一單位首次在IEDM會議上發表研究成果。

第一項成果題為“41% Reduction In Power Stage Area On Silicon-On-Insulator Bipolar-CMOS-DMOS-IGBT Platform With Newly Developed Multiple Deep-Oxide Trench Technology”，東南大學副研究員張龍、博士生馬杰為論文共同第一作者。報道了一種具有多深度氧化溝槽（MDOT）的SOI基Bipolar-CMOS-DMOS-IGBT技術（圖1），集成了550V高壓LIGBT、LDMOS、FWD及中低壓CMOS、BJT等器件，實現了高低壓隔離、高壓互連線屏蔽以及器件漂移區的大幅縮短。采用MDOT技術能夠將單片集成智能功率芯片中的功率級面積縮小約41%。

圖1 采用MDOT技術的BCDI工藝平臺示意圖

第二項成果題為“Hybrid Gate p-GaN Power HEMTs Technology for Enhanced Vth Stability”，東南大學博士生張弛為論文第一作者。報道了一種提高第三代功率半導體p-GaN HEMT器件閾值電壓穩定性的技術——p-GaN柵極混合接觸勢壘技術（圖2），利用勢壘較低的局部歐姆接觸形成的“電荷泄放”路徑，有效抑制了傳統p-GaN HEMT中存在的“電荷存儲”效應，在維持器件低柵漏電特性的前提下增強了器件閾值穩定性。該技術使得器件在200V、400V反偏應力下閾值電壓漂移量分別為0.07V與0.09V；在重復非鉗位感性負載應力沖擊下，閾值電壓漂移量僅為0.03V。

圖2 (a)柵極混合接觸勢壘p-GaN HEMT器件結構（b）混合接觸勢壘柵結構SEM圖（c）400V反偏應力下器件閾值電壓漂移量對比

據悉，IEDM始于1955年，是全球報道電子器件最新設計、制造、物理及建模的頂級會議，在學術界及產業界享有崇高的學術地位和影響力。

（來源：東南大學）